

CNN-Beschleuniger für Intelligente Space-Kamera




Abb. 1: Architektur des Systolic Arrays von BinArray




Abb. 2: Architektur der neuen Processing Elemente




Abb. 3: Anordnung der Daten im Input-Buffer für ICP4

Problemstellung

Im Rahmen eines ESA-Projektes wird am CC ISN an einer intelligenten Kamera für Weltraum-Applikationen, wie der aktiven Entsorgung von Weltraumschrott, gearbeitet. Für die Detektion und Nachverfolgung sollen CNN eingesetzt werden. Diese sind jedoch sehr rechenintensiv bei gleichzeitig stark begrenzter Versorgungsenergie auf dem Trägersatelliten. Daher wird der am CC ISN entwickelte Hardwarebeschleuniger BinArray eingesetzt, der besonders ressourceneffizient ist. In der vorliegenden Ausbaustufe kann mit diesem jedoch nicht die nötige Framerate erreicht werden.

Lösungskonzept

Zur Erreichung der benötigten Framerate soll das existierende Parallelisierungskonzept der Output-Channel-Parallelisierung (OCP) um das Konzept der Input-Channel-Parallelisierung (ICP) erweitert werden. Während bei OCP mehrere Output-Channels parallel berechnet werden, sollen nun mit ICP auch mehrere Input-Channels parallel verarbeitet werden.

Realisierung

Damit mehrere Input-Channels verarbeitet werden konnten, musste die Architektur der Processing Elemente entsprechend angepasst werden. Dadurch änderte sich das Interface der Lesezugriffe der einzelnen Buffer. Zusätzlich mussten die Daten in den Buffern anders angeordnet werden, um mit einem Lesezugriff die korrekten Daten zu erhalten. Dadurch musste auch die Abfolge der zu generierenden Adressen angepasst werden.

Ergebnisse

Für die ICP-Faktoren 1,2,4 und 8 konnte ein synthetisierbares Design erstellt werden. Das Design konnte für ICP1 und 4 ausserdem erfolgreich verifiziert werden. Durch die Timinganalyse konnte bewiesen werden, dass das neue Design mit der selben Taktrate wie das Design für OCP1 betrieben werden kann. Im Fall von ICP4, womit eine Beschleunigung um Faktor 4 erzielt wird, stieg der Hardware-Ressourcen Verbrauch nur um das Dreifache an.

Ausblick

In einem weiteren Schritt muss die korrekte Funktion auf den höherliegenden Hierarchiestufen sichergestellt werden. Ausserdem müssen die Daten für das Befüllen der Buffer über den AXI-Bus korrekt angeordnet werden.



Diplomand
Herger Ivan

Dozent
Prof. Dr. J. Wassner

Themengebiet
Technische Informatik, Signal Processing

Projektpartner
Hochschule Luzern, Technik & Architektur,
IET